問答題

【簡(jiǎn)答題】用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage，輸出carryout和next-stage.

答案： 考設(shè)計(jì)具有輸入輸出緩沖功能的加法器，這樣理解的話，題目做起來很簡(jiǎn)單，只要將輸入和輸出各加一個(gè)觸發(fā)器作為數(shù)據(jù)鎖存器即可，也...
題目列表

你可能感興趣的試題

問答題

【簡(jiǎn)答題】latch與register的區(qū)別，為什么現(xiàn)在多用register？
答案： 行為級(jí)描述中l(wèi)atch如何產(chǎn)生的latch是電平觸發(fā)，register是邊沿觸發(fā)，register在同一時(shí)鐘邊沿觸發(fā)下動(dòng)...
問答題

【簡(jiǎn)答題】LATCH和DFF的概念和區(qū)別是什么？
答案： D觸發(fā)器是指由時(shí)鐘邊沿觸發(fā)的存儲(chǔ)器單元，鎖存器指一個(gè)由信號(hào)而不是時(shí)鐘控制的電平敏感的設(shè)備
鎖存器通過鎖存信號(hào)控...
微信掃碼免費(fèi)搜題