A.GP(32chip)+SYNC(64chip) B.GP(32chip)+SYNC(128chip) C.SYNC(64chip)+GP(32chip) D.SYNC(128chip)+GP(32chip)
A.為避免TS0和TS6間干擾而設(shè)置的; B.為避免DwPTS和TS0間干擾而設(shè)置的; C.為避免UpPTS和TS0間干擾而設(shè)置的; D.為避免UpPTS和DwPTS間干擾而設(shè)置的;