A.已知邏輯要求,求解邏輯表達(dá)式并畫邏輯圖的過程 B.已知邏輯要求,列真值表的過程 C.已知邏輯圖,求解邏輯功能的過程
A.組合電路的結(jié)構(gòu)過于簡單 B.組合電路的內(nèi)部包含了記憶元件 C.組合電路的輸出與輸入之間不存在反饋網(wǎng)絡(luò) D.組合電路的輸出端數(shù)目少于輸入端數(shù)目
A.有 B.沒有